(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公別番号 特開2002-26273 (P2002-26273A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl.7		識別記号		F I			テーマコート*(参考)		
HOIL	27/04			H011	. 21/285		С		
	21/822						301Z		
	21/285				21/316		x		
		301			27/04		,C		
	21/316 (1)				27/10		621C		
•	17, 1		審査耐求	東 東 東 東 東 東	求項の数10	OL	(全 4 頁)	最終頁に続く	

(21)出願各号 特臘2001-90328(P2001-90328)

(22)出顧日 平成13年3月27日(2001.3.27)

(31) 優先権主要番号 2000-37040

(32)優先日 平成12年6月30日(2000.6.30)

(33) 優先権主要団 韓国 (KR)

(71)出旗人 591024111

株式会社ハイニックスセミコンダクター 大韓民国京機道利川市夫針邑牙美里山196 -1

(72) 発明者 金 京 民

大韓民国 京徽道 安養市 高安区 安養 2 洞 627-72番地 プクサンアパートメ

ント2-1109

(74)代理人 100066784

弁理士 中川 周吉 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体素子のキャパシタ製造方法

(57)【要約】

【課題】 Ru膜を下部電極として形成するとき表面粗 さを改善してキャパシタの電気的特性を向上させること ができる半導体素子のキャパシタ製造方法を提供すること。

【解決手段】 本発明に係る半導体素子のキャパシタ製造方法は、所定の構造が形成された半導体基板上に第1 Ru膜を蒸着する段階と、Ar及びH2の混合プラズマを励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTa2O5膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする。



【特許請求の範囲】

【請求項1】 所定の構造が形成された半導体基板上に 第1Ru膜を蒸着する段階と、

Ar及びH2の混合プラズマを励起させて前記第1Ru 膜を処理する段階と、

前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を 形成する段階と、

全体構造上にTa2O5膜を形成する段階と、

全体構造上にTiN膜を形成した後、パターニングして 上部電極を形成する段階とを含んでなることを特徴とす る半導体素子のキャパシタ製造方法。

【請求項2】 前記第1Ru膜はトリス(2.4ーオクタネジオナト)ルテニウムを気相状態にした後、0.1~10Torrの圧力を維持し、ウェーハを200~350℃で加熱させる反応炉に流入して形成することを特徴とする請求項1記載の半導体素子のキャパシタ製造方法。

【請求項3】 前記第1Ru膜を形成するための反応ガスとして酸素を5~1000sccm流入することを特徴とする請求項2記載の半導体素子のキャパシタ製造方法。

【請求項4】 前記Ar及びH2の混合プラズマは10~1000WのRFパワーを印加して励起させることを特徴とする請求項1記載の半導体素子のキャパシタ製造方法。

【請求項5】 前記第2Ru膜はトリス(2. 4-オクタネジオナト)ルテニウムを気相状態にした後、0.1~10Torrの圧力を維持し、ウェーハを200~350℃で加熱させる反応炉に流入して形成することを特徴とする請求項1記載の半導体素子のキャパシタ製造方法。

【請求項6】 前記第1Ru膜を形成するための反応ガスとして酸素を5~1000sccm流入することを特徴とする請求項5記載の半導体素子のキャパシタ製造方法。

【請求項7】 前記Ta2〇5膜はタンタルエチラート(Ta(〇С2H5)5)を気相状態にした後、〇.1~1.2Torrの圧力を維持し、ウェーハを3〇〇~4〇〇℃で加熱させる反応炉に流入して形成することを特徴とする請求項1記載の半導体素子のキャパシタ製造方法。

【請求項8】 前記Ta₂O5膜を形成するための反応ガスとして酸素を10~1000sccm流入することを特徴とする請求項7記載の半導体素子のキャパシタ製造方法。

【請求項9】 前記 Ta_2O_5 膜を形成した後、300~500℃で N_2O プラズマまたは UV/O_3 処理を行い、500~700℃の温度で N_2 ガスと O_2 ガスを用いて急速熱処理または反応炉熱処理工程を行う段階をさらに含

むことを特徴とする請求項1記載の半導体素子のキャパ シタ製造方法。

【請求項10】 前記上部電極として用いられるTiN 膜の代わりにRu膜を形成することを特徴とする請求項 1記載の半導体素子のキャパシタ製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子のキャパシタ製造方法に係り、特に下部電極として用いられるRu膜をLPCVD法で1次に蒸着し、Ar及びH2混合プラズマ処理を行った後LPCVD法でRu膜を2次に蒸着することによりRu膜の表面粗さを改善して、Ta2O5膜を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保することができる半導体素子のキャパシタ製造方法に関する。

[0002]

【従来の技術】半導体素子の高集積化に伴って既存のMIS(Metal-Insulator-Silicon)構造のTa2O5膜を誘電体膜として使用するキャパシタの静電容量を確保するための方法にはTa2O5膜の厚さを薄くする方法がある。しかし、この方法は漏洩電流増加の原因となる。かかる問題を解決するために、下部電極として金属層を導入し有効厚さを薄くして静電容量を確保すると同時に漏洩電流特性も確保する方法が試みられている。金属層を下部電極として導入する場合、下部電極の膜質に応じて漏洩電流特性を改善することができる。

【0003】例えば、下部電極としてRu膜を形成するためにはLPCVD法を使用する。LPCVD法でRu膜を形成する場合、表面粗さ(Surface Roughness)が不良となるため、シード層(Seed Layer)としてPVD法でRu膜を一部蒸着した後、LPCVD法でRu膜を蒸着して表面粗さを改善している。しかし、このような場合は工程単純化及びステップカバレージに大きい影響を与える。

[0004]

【発明が解決しようとする課題】本発明の目的は、Ru 膜を下部電極として形成するとき表面粗さを改善してキャパシタの電気的特性を向上させることができる半導体 素子のキャパシタ製造方法を提供することにある。

[0005]

【課題を解決するための手段】本発明では、下部電極として用いられるRu膜をLPCVD法で1次に蒸着し、Ar及びH2の混合ガスプラズマ処理を行った後、LPCVD法でRu膜を2次に蒸着することによりRu膜の表面粗さを改善して、Ta2O5を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保する。

【0006】本発明に係る半導体素子のキャパシタ製造 方法は、所定の構造が形成された半導体基板上に第1R u膜を蒸着する段階と、Ar及びH2の混合プラズマを 励起させて前記第1Ru膜を処理する段階と、前記第1 Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu 膜を形成した後、パターニングして下部電極を形成する 段階と、全体構造上にTa₂O₅膜を形成する段階と、全 体構造上にTiN膜を形成した後、パターニングして上 部電極を形成する段階とを含んでなることを特徴とす る。

[0007]

【発明の実施の形態】以下、添付図に基づいて本発明を 詳細に説明する。

【0008】図1(a)乃至図1(c)は本発明に係る 半導体素子のキャパシタ製造方法を説明するために順次 示した素子の断面図である。

【0009】図1 (a) を参照すると、所定の構造が形 成された半導体基板11上に絶縁膜12を形成した後、 絶縁膜12の所定の領域をエッチングして半導体基板1 1の所定の領域を露出させるコンタクトホールを形成す る。コンタクトホールの内部にポリシリコンプラグ13 と拡散防止膜14としてTi/TiN膜を積層して埋め 込む。全体構造上に酸化膜15を形成した後、ジリンダ 型キャパシタを下部のコンタクトホール部分が露出する ようにエッチングする。全体構造上に第1Ru膜16A をLPCVD法で蒸着し、Ar及びH2の混合プラズマ を励起させて第1Ru膜16Aを処理する。この際、プ ラズマを励起させるためのRFパワーは10~1000 Wに維持する。一方、RFパワーを印加する時、サブヒ ータ(subheater)をグラウンドとし、シャワーヘッドを 電極とする。第1尺u膜16Aはトリス(2.4ーオク タネジオナト) ルテニウム(tris(2,4-octanedionato)ru thenium)を気相状態にした後、0.1~10Torrの 圧力を維持する反応炉に流入して蒸着する。この際、反 応ガスとしては酸素を5~1000sccm程度流入し て使用し、反応炉内のウェーハを200~350℃で加 熱させる。

【0010】図1 (b) を参照すると、プラズマ処理された第1Ru膜16A上にLPCVD法で第2Ru膜16Bを蒸着して二次的に蒸着されたRu膜16を形成する。第2Ru膜16Bも第1Ru膜16Aと同一の方法で蒸着する。

【0011】図1 (c) を参照すると、Ru膜16を研磨して酸化膜15を露出させることにより下部電極を形成する。酸化膜15を除去した後、全体構造上にTa2 O5膜17を形成する。Ta2O5膜17はタンタルエチラート (Ta (OC2H5)5)を170~190℃程度の温度を維持する気化器で気相状態にした後、0.1~1.2Torrの圧力を維持する反応炉に流入して形成する。この際、反応ガスとしては酸素を10~1000 sccm程度流入して使用し、反応炉内のウェーハを300~400℃で加熱させる。Ta2O5膜17を形成した後、300~500℃でN2OプラズマまたはUV/O3処理を行い、500~700℃の温度でN2ガスとO2ガスを用いて急速熱処理または反応炉熱処理工程を行う。全体構造上にRu膜またはTiN膜を蒸着した後、パターニングして上部電極を形成する。

[0012]


【発明の効果】上述したように、本発明によれば、下部電極として用いられるRu膜をLPCVD法で1次に蒸着し、Ar及びH2混合プラズマ処理を行った後LPCVD法でRu膜を2次に蒸着することによりRu膜の表面粗さを改善して、Ta2O5膜を誘電体膜として使用するキャパシタの高い静電容量と低い漏洩電流を同時に確保することができる。

【図面の簡単な説明】

【図1】図1(a)乃至図1(c)は本発明に係る半導体素子のキャパシタ製造方法を説明するために顧次示した素子の断面図である。

【符号の説明】

- 11 半導体基板
- 12 絶縁膜
- 13 プラグ
- 14 拡散防止膜
- 15 酸化膜
- 16 Ru膜
- 16A 第1Ru膜
- 16B 第2Ru膜
- 17 Ta₂O₅膜
- 18 TiN膜



フロントページの続き

(51) Int. C1. 7

識別記号

FI

ラーマコード(参考)

HO1L 27/108

21/8242

(72)発明者 宋 翰 相

大韓民国 ソウル 瑞草区 瑞草洞 1326 -17番地 ウースンアパートメント501-2209 (72) 発明者 金 東 俊

大韓民国 京畿道 利川市 増浦洞 シン ハンアパートメント104-402